【台积电称N2P和N2X IP已准备就绪 客户已可设计性能增强的2nm芯片】台积电在欧洲开放创新平台论坛上宣布，电子设计自动化（EDA）工具和第三方IP模块已为台积电性能增强型的N2P和N2X制程技术（2纳米级）做好准备。这意味着各种芯片设计厂商现在可以基于台积电第二代2nm级生产节点开发芯片，从而利用GAA晶体管架构和低电阻电容器的优势。目前，Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和电迁移工具，都已为台积电的N2P制造工艺做好准备。